CEATEC JAPAN 2012(幕張)で新製品デモ

PR TIMES / 2012年10月1日 9時17分

KALRAY社は幕張メッセで開催されるCEATEC JAPANで同社のMPPA DEVELOPERを使った新たな4つのデモを行います。

先日、KALRAYは産業用組込みアプリケーション向け28nm 256コアプロセッサー、MPPA(R)-256の発表を行い、これをPPA MANYCOREプロセッサーファミリーの最初の製品として紹介しました。MPPA(R)-256は広帯域のNOC(Network-on-Chip)で接続された16コア(1クラスター)のプロセッサーが16個の集合体で構成されており、コアプロセッサーはVLIW低消費電力設計を基本とした自社製で32-bit/64-bit 浮動小数点演算ユニットを備えています。
各クラスター内ではコアプロセッサーはメモリー、NOCインターフェイス、デバッグサポートユニットやコントロールロジック回路を共有しています。

MPPA MANYCOREプロセッサーは消費電力当たりでは最も優れた演算能力持つデバイスの一つであり、組込みソリューションにブレイクスルーをもたらします。CEATECでKALRAYはこの能力をいくつかのアプリケーションでデモを行います。これらは画像及びシグナルプロセシング、3D拡張リアリティー、産業オートメーションで、全てKALRY社の開発プラットホームであるMPPA DEVELOPRを利用いたします。

「日本の産業用エレクトロニクス市場は非常にダイナミックでありKalray社にとっては大変有望であると確信しています。」(Joel Monnier、 Kalray CEO)
「東京事務所を開設することで、KalrayはMPPAのブレークスルーテクノロジーを日本市場にお届けするという使命を実現したいと思っています。また、お客様にMPPAプロセッサーの習熟度を上げていただき、より速く市場に投入できるようアプリケーションチームを早急に増やす予定です。」(杉山和美、Kalray Japan 代表取締役)

最初のデモはビデオエンコーディングでありSDIソースから1080pストリームのH.264ビデオエンコーディングを MPPA DEVELOPERで行います。このエンコーダーはMPPA MANYCOREチップの256個を広範囲に使用しx264オープンソースエンコーダーの並列処理を利用します。エンコーディングの品質はS/N比、ソース及びエンコードされたストリームでその場で比較できます。また、作られたビットレートも表示されます。平均出力ビットレートはコーディング品質により3~13Mb/秒です。

  • 前のページ
    • 1
    • 2
  • 次のページ
PR TIMES

トピックスRSS

ランキング