ザイリンクス、通信事業におけるコスト削減に焦点を当てたFEC IP コアの提供を拡充

PR TIMES / 2012年6月19日 11時34分



ザイリンクス、通信事業における設備投資および運用コストの削減に焦点を当てたFEC IP コアの提供を拡充


WDM & Next Generation Optical Networking Conference で包括的な Forward Error Correction IP コアの提供開始を発表


ザイリンクス社 (本社 : 米国カリフォルニア州サンノゼ、NASDAQ : XLNX) は2012 年 6 月 18 日 (米国時間)、モナコの Grimaldi Forum で開催されている WDM and Next Generation Optical Networking 2012 (WDM & 次世代光ネットワーク 2012) において、同社の Forward Error Correction (FEC) IP コアを拡充して提供を開始したことを発表した。提供を開始したものには、標準FEC (GFEC)、拡張 FEC (EFEC) および高利得 (High Gain) FEC ソリューションが含まれる。これらは、信号伝送における誤り制御を提供し、伝送経路の再生中継 (ホップ) 数を減らす形で伝送距離を長延化するため、通信事業で負担となる設備投資および運用コストの削減を可能にする。

ザイリンクスは、製品開発の加速やシステム レベルでの統合時間の短縮に加え、デザインの再利用性を最大限にして、Time-to-Market の削減に貢献できるよう、共通のインターフェイスを採用してこれらの FEC IP コアを開発した。超小型で、高性能な FEC コア (2.5G、10G、40G および 100G アプリケーション向け GFEC IP コア、10G 向け EFEC IP コア、および 100G アプリケーション向けの Xilinx Extended FEC (xFEC) IP コアなど) は、他社の IP コアに比べて使用するシリコン面積を小さく抑えることができるようザイリンクスが設計したもので、ザイリンクス FPGA 専用に最適化されているため、現在利用可能なものの中で最もコンパクトな IP コアである。ザイリンクスはまた、最先端アプリケーション向けの 400G GFEC IP コアの開発にも取り組んでおり、2013 年第 2 四半期に提供を開始する予定である。ザイリンクス FPGA に最適化されたこれら IP コアとパーシャル リコンフィギュレーション機能を組み合わせて活用することで、製品コストや消費電力を削減しながらネットワークの相互運用性を最大限にできるだけでなく、複数のインターフェイスのさまざまな FEC 規格を統合することも可能である。

PR TIMES

トピックスRSS

ランキング