ザイリンクス、20nm All Programmable UltraScale ポートフォリオが利用可能に、ASIC クラスのアーキテクチャと ASIC レベルのデザイン ソリューションを提供

PR TIMES / 2013年12月11日 9時47分

詳細なデバイス表やプロダクト ドキュメンテーション、デザイン ツール、設計手法サポートがミッドレンジのKintex、ハイエンドのVirtexを含む20nm UltraScaleファミリで利用可能に



ザイリンクス社 (本社 : 米国カリフォルニア州サンノゼ、NASDQ : XLNX) は 12 月 10 日 (米国時間)、同社の 20nm All Programmable UltraScale(TM) ポートフォリオが利用可能になったと発表した。プロダクト ドキュメンテーションと Vivado(R) Design Suite によるサポートも同時に提供される。ザイリンクスは 2013 年 11 月初めに同社初の 20nm シリコンの出荷を始めており、引き続き UltraScale デバイスを積極的に展開している。これらのデバイスは業界唯一の ASIC クラス プログラマブル アーキテクチャを有しているほか、ASIC レベルのデザイン スイートである Vivado および UltraFast(TM) 設計手法との組み合わせにより、ASIC クラスのメリットを実現できる。

ザイリンクスの新たな UltraScale プロダクト ポートフォリオは、業界をリードしている Kintex(R)、Virtex(R) FPGA および 3D IC ファミリを拡張するもので、UltraScale アーキテクチャと TSMC 社の大規模ゲート集積が可能な 20SoC プロセスをベースとしている。UltraScale デバイスは現在利用可能なソリューションと比べてシステムのパフォーマンスとインテグレーションを 1.5 倍から 2 倍に向上させることができるだけでなく、消費電力も半分程度に抑えることができる。これらのデバイスは次世代ルーティングや ASIC 方式のクロッキングを採用しているほか、ロジックとファブリックを見直すことによってインターコネクトのボトルネックを解消するとともに、パフォーマンスに影響を与えずに 90% を超えるデバイス利用率を安定的に実現できる。

ザイリンクスの社長兼 CEO であるモーシェ ガブリエロフ (Moshe Gavrielov) は、「ザイリンクスは技術革新をリードしており、これまでにない短期間で市場に製品を投入できる画期的なプロダクトを提供しています。UltraScale デバイスは、ASIC クラスのアーキテクチャである UltraScale に加え、ASIC レベルのデザイン スイートである Vivado および UltraFast 設計手法を組み合わせることで、ASIC クラスの能力を顧客に提供します。これらのシリコンとデザイン ソリューションの組み合わせによって、顧客がシステムの大幅な差別化を最も短期間で実現できるだけでなく、ASIC や ASSP よりも遙かに優れた選択肢となるでしょう」と述べている。

PR TIMES

トピックスRSS

ランキング