【セミナーご案内】異種デバイス集積モジュールへ拡張する半導体デバイスパッケージ　5月10日（金）開催主催：(株)シーエムシー・リサーチ

PR TIMES / 2019年4月6日 10時40分

先端技術情報や市場情報を提供している(株)シーエムシー・リサーチ（千代田区神田錦町： http://cmcre.com/ ）では、各種材料・化学品およびエレクトロニクス関連などの市場動向・技術動向のセミナーや書籍発行を行っておりますが、このたび「異種デバイス集積モジュールへ拡張する半導体デバイスパッケージ」と題するセミナーを、講師に江澤弘和氏東芝メモリ（株）メモリ事業部メモリパッケージ開発部プロセス技術開発主幹）をお迎えし、2019年5月10日（金）13:30より、『ちよだプラットフォームスクエア』B1F R005会議室（千代田区錦町）で開催いたします。受講料は、一般：40,000円（税込）、弊社メルマガ会員：36,000円（税込）、アカデミック価格は25,000円となっております（受講料には資料代を含みます）。
セミナーの詳細とお申し込みは、弊社の以下URLをご覧ください！
　http://cmcre.com/archives/41294/
質疑応答の時間もございますので、是非奮ってご参加ください。

TSMCの“InFO”の量産化によりFan-Outパッケージは一気に注目を浴びることになりました。AIの進展、5G通信の普及、自動運転の本格運用に向けて、高速センサーネットワーク、大容量高速データストレージ、高機能エッジコンピューテイングなどの情報サービス基盤を支える半導体デバイスの開発はパッケージの変革と一体化しています。
2018年はGlobal Foundriesが7nmノードの微細化プロセス技術開発の中止を発表し、IBMの計算機事業計画に大きな影響を及ぼしました。また、年後半にはAMDやIntelが機能を分割した複数のチップをメモリ等の異種チップと共にSiインタポーザ上やSiPの中に集積することによりデバイス機能を発現させる ”chiplet” 構造の製品化を発表し、最先端の微細化プロセス技術に頼らずに半導体デバイスの付加価値を創出する流れが本格化しつつあります。最近の半導体パッケージの役割は、素子の耐環境保護や信頼性保証だけでなく、ム-ア則を補完するデバイス性能向上への寄与や異種デバイス・電子部品の集積によるモジュール化へ拡張しつつあります。
半導体デバイスの単体パッケージとそれらを集積するモジュールという従来の階層構造が崩れ始めた最近の状況を踏まえ、本セミナーでは、半導体デバイス集積化の基幹技術であるマイクロバンプ、再配線、FOWLPのプロセスの基礎のおさらい、三次元集積化、再配線の微細化、FOPLPへの拡張の課題の論点整理、今後の市場動向と技術動向について解説いたします。従来のパッケージ技術の延命路線から決別し、新しい価値創出のために様々な取り組みを実践されている参加者の皆様其々のご活躍される分野で今後の進むべき方向を議論する切っ掛けとなれば幸いです。

1）セミナーテーマ及び開催日時
テーマ：異種デバイス集積モジュールへ拡張する半導体デバイスパッケージ
開催日時：2019年5月10日（金）13:30～16:30
会場：ちよだプラットフォームスクウェア B1F R005
　　〒101-0054 東京都千代田区神田錦町3-21
参加費：40,000円（税込） ※ 資料代含
　　＊メルマガ登録者は 36,000円（税込）
　　＊アカデミック価格は 25,000円（税込）
講師：江澤弘和氏東芝メモリ（株）メモリ事業部メモリパッケージ開発部プロセス技術開発主幹

【セミナーで得られる知識】
・中間領域技術と半導体デバイスパッケージの役割の変化・再配線形成、FOWLP、FOPLPの基礎プロセスと材料・設備の考え方・市場動向、技術動向の視点

2）申し込み方法
シーエムシー・リサーチの当該セミナーサイト
　http://cmcre.com/archives/41294/
からお申し込みください。
折り返し、聴講券、会場地図、請求書を送付いたします。
[画像: https://prtimes.jp/i/12580/402/resize/d12580-402-265396-0.jpg ]

3）セミナープログラムの紹介
1. 中間領域プロセスによる付加価値創出
　1-1. 中間領域プロセスの位置付け
　1-2. 量産化製品事例紹介

2. 三次元集積化プロセス
　2-1. 広帯域メモリチップ上のロジックチップ積層
　2-2. RDL及びマイクロバンプ形成プロセスの基礎と留意点
　2-3. チップ積層プロセスとその留意点
　2-4. 微少量半田接合部の信頼性について
　2-5. RDL微細化の課題（絶縁被覆膜材料と配線信頼性について）

3. Fan-Out WLP
　3-1. WLPの類型分類
　　a) Fan-In WLP
　　b) Fan-Out WLP (Chip First、RDL First)
　3-2. FOWLPの現状と課題
　　a) 再構成基板形成
　　b) 材料物性指標
　　c) モールド樹脂再構成基板上のRDL形成プロセスの留意点
　　d) 不良事例・信頼性評価事例

4. FOPLPの課題
　4-1. 生産性向上の理想と現実
　4-2. 克服すべき課題
　　a) 量産ライン構築の文化ギャップ
　　b) 角型パネル化に伴う技術課題
　4-3. パネルレベルプロセス開発事例

5. 今後の市場動向、開発動向
　5-1. 最近の開発動向の注目点
　5-2. FOWLP, FOPLPの今後の商流と事業主体

6. まとめ・質疑応答

4）講師紹介
【講師略歴】
1985年（株）東芝入社。半導体材料開発部門を経て、LSIプロセス開発部門に転籍後30年以上に亘り、先端デバイスの微細配線形成開発に従事。並行して、中間領域プロセスによる半導体デバイスの三次元集積化開発に従事。2011年に同社メモリ事業部へ転籍後、TSV、WLP等の中間領域技術を用いたメモリモジュールの製品化開発に従事し、現在に至る。
1985年京大院・工・金属加工学専攻（現材料工学専攻・磁性物理学講座）修士修了。
2015年早大院・情報生産システム研究科（先進材料研究）工学博士取得。
2018年4月より神奈川工科大学・工学部電気電子情報工学科非常勤講師（電気電子材料担当）

【本テーマ関連の活動】
招待講演・論文発表多数。現在、IEEE、日本金属学会に所属。

5）セミナー対象者や特典について
★ アカデミック価格：学校教育法にて規定された国、地方公共団体、および学校法人格を有する大学、大学院の教員、学生に限ります。
★ 2名以上同時申込で申込者全員メルマガ会員登録をしていただいた場合、 2人目は無料、3名目以降はメルマガ価格の半額となります。

【セミナー対象者】
・ Bump、再配線、WLP、 TSV、3Dインテグレーション等の中間領域プロセスに関心のある方
・ FOWLP、FOPLPの現状を把握し、製品展開を模索している方
・ FOWLP、FOPLPの装置市場、材料市場の変化を探っている方

☆詳細とお申し込みはこちらから↓
　http://cmcre.com/archives/41294/

6）関連セミナーのご案内
（1) 電磁波シールドのメカニズムと材料の評価・選定
　　2019年4月9日（火）13:30～16:30
　　http://cmcre.com/archives/40324/

（2）SiCパワーデバイスの開発、実装技術と車載展望
　　2019年4月12日（金）10:30～16:30
　　http://cmcre.com/archives/41241/

（3）導電性コンポジットの開発のためのパーコレーション理論とフィラーの種類、特性と配合・分散技術）
　　2019年4月26日（金）10:30～16:30
　　http://cmcre.com/archives/41712/

（4）5G時代に要求される半導体・パッケージ・高周波対策材料技術
　　2019年5月22日（木）13:30～16:30
　　http://cmcre.com/archives/40854/

（5）AI化、IoT化に向けた半導体パッケージ技術の進化と要素技術
　　2019年5月28日（火）13:30～16:30
　　http://cmcre.com/archives/42003/

☆開催予定のセミナー一覧はこちらから！↓
　http://cmcre.com/archives/category/seminar/seminar_cmc_f/

7）関連書籍のご案内

☆発行書籍の一覧はこちらから↓
　http://cmcre.com/archives/category/cmc_all/

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　以上

企業プレスリリース詳細へ
 PR TIMESトップへ