Xeon 6のIOチップレットには意地でもDDR5のI/Fを搭載しないインテルの強いこだわり インテル CPUロードマップ

　連載783回で、COMPUTEXで公開された話を説明し終わった気になっていたが、Xeon 6とGaudi 3の詳細が公開されたことをすっかり忘れていた。ということで、今回はXeon 6の話をしよう。

2種類のパッケージが存在するXeon 6

　Sierra ForestおよびGranite Rapids、つまりXeon 6の話はこれまで何度かしてきた。直近では連載736回と連載737回だし、その前にもあちこちで言及しているわけだが、COMPUTEXのタイミングでもう少し詳細が公開されるとともに、Xeon 6の最初の製品であるXeon 6700シリーズの7製品もラインナップされた。

　筆者が誤解していたのだが、Xeon 6には2種類のパッケージが存在する。4/5th Gen Xeon Scalableと「近い」FCLGA 4710と、一回り大きいものである。

大きい方はFCLGA 7529という情報があるが、これは公式発表ではない(なので本文では「FCLGA 7529ベース」と書いているが、これは「FCLGA 7529と呼ばれているソケットベース」と読み替えて欲しい)

　「近い」というのは、外形寸法はどちらも77.5×56.5mmとされているのだが、4/5th Gen Xeon ScalableはFCLGA 4677だからで、現状プラットフォームそのものは互換性があるという情報はない。

　例えばSuperMicroはXeon 6に対応したX14ソリューションを4月に発表しているのだが、このX14でサポートされるのはXeon 6のみで4/5th Gen Xeon Scalableはサポートされないし、逆に既存の4/5th Gen Xeon Scalableに対応したソリューションにXeon 6のサポートは入っていない。したがって、マザーボードそのものが異なるもの、と考えるべきなのであろう。

　では、Sierra ForestがFCLGA 4710、Granite RapidsがFCLGA 7529かというと、そういうわけでもないようだ。上の画像で青がEコアベース、紫がPコアベースであるが、来年第1四半期にはXeon 6900EでこれはおそらくFCLGA 7529ベース。一方Xeon 6300P～Xeon 6700PはおそらくFCLGA 4710ベースとみられる。要するに今後Xeon 6は2種類のプラットフォームで提供されるということである。

　これ、サポートの手間やアップグレードパスなど考えたときに、本当に賢明なアイディアだったのかは非常に疑問である。顧客(つまりXeon 6ベースのサーバーを出荷するOEMベンダー)にとっても、無駄にラインナップが増えるだけでしかないのだが、どうしてこういうことになったのか？　というヒントは後で説明したい。

　さてこの２つのプラットフォームであるが、基本的な特徴は共通とされる。

2種類のパッケージがあるXeon 6の特徴。このレベルで共通でない特徴があるとまずいという話もある

　では2つのプラットフォームでの違いは？　というのが下の画像だ。

これでXeon 6700Pは最大86コアということが判明した

　基本的にはメモリーチャンネル数やPCIe/UPI Link数の違いであるのだが、それより大きいのは消費電力である。もともとLGA 4677の時代もTDPは350W程度だった。もちろん中にはXeon Platinum 8593Qのように385Wと、ほぼ400W近くまで行なっているプロセッサーもあるのだが、4th Gen Xeon Scalableの時代は最大350Wに抑えられており、これを5th Genでは特定のSKUのみちょっぴりオーバーする形だった。

　ただGranite RapidsとSierra Forestの288コア版などは到底これで収まらなかったのだろう。またダイサイズ的にもパッケージいっぱいになりかねない。より供給電力を増やすためには電源/GND用のピンを増やすか、供給電圧を上げる(例えば12V供給とし、パッケージの上にVicorあたりのVRMを載せてそこから1V程度を生成する)のどちらかしかない。

　最近はあまりの電流量の多さに、電圧を引き上げる方策を検討する事例が増えてきたが、インテルは自前ではまだそこまでの解決策を提供できていない。となるとピン数を増やすしかなく、必然的にパッケージが大型化せざるを得なかったということだろう。ただ、そこまで増やすべき理由が本当にあるのか？　というのはやや疑問ではあるのだが。

連載736回の答え合わせ 左と中央がPコアタイル、右がEコアタイルで正解だった

　ところで連載736回で、Hot Chips 2023におけるスライドを取り上げたが、これの答え合わせをする時間がやってきた。

連載736回での疑問は以下のとおり。コンピュート・タイルが明らかに2種類あるあたりが謎。左と中央がPコアタイル、右がEコアタイルなのだろうか？　それはともかくEMIBの表記が“EmiB”になっているのは、どういうことなのだろう？

　まずXeon 6700シリーズ、つまりFCLGA 4710のパッケージが下の画像である。

FCLGA 4710のパッケージ。この図で言えば、メモリーコントローラーは上下端に配される格好だろうか

　Eコア(左側)は比較的スクエアなコンピュート・チップレットの両側にIOチップレットが配される格好。以前の情報で言えば、コンピュート・チップレットにメモリーコントローラーが搭載される模様。つまり144 Eコア+8ch DDR5 I/Fである。

　Pコア(右側)は、またもやXCC/HCC/LCCの3種類のコンピュート・チップレットが用意される。ということは以下の構成になる。

　プロセッサー内部の構造が下の画像で、ここから察するに下表のような内部構造になっているように思える。

プロセッサー内部の構造。コア同士が2次元のメッシュ構成(ただしその接続は例に漏れずリングバスな気がする)で構成され、その両側にメモリーコントローラーが搭載される

コンピュート・チップレットにメモリーI/Fを統合したのが間違いだと思うのだが……。それはともかく、コンピュート・チップレットとIOチップレットの間が3ヵ所でつながっているが、おそらくこれはイメージだろう

　XCCで冗長コアが多いのは消費電力の制限の可能性もありそうだ。一方IOチップレットそのものは、少なくとも今見てる限りはEコア/Pコアで共通に思える。内部構造は下の画像のとおりで、アクセラレーターと外部I/Fをまとめた格好である。

IOチップレットの内部構造。この説明ではそれぞれ3つのUPI Linkを搭載しており、Xeon 6700系ではこのうち2つを有効化しているように見えなくもない

　このIOチップレット、最初のページにある2つ目の写真で比較する限りにおいては同じ幅と高さになっており、実際の製品写真での比較ではないので断言はできないがXeon 6900シリーズと共通の可能性が高い。

Xeon 6900シリーズは有機パッケージが2段重ねの不思議な構造

　Xeon 6900シリーズの構成が下の画像だ。こちらもXeon 6700シリーズと同様に推定すると下表の構成になっているように見受けられる。

Xeon 6900シリーズの構成。このCGではEコアのコンピュート・タイルを2つ、FCLGA 4710のパッケージに載せることも不可能には見えない(実際には無理だが)

　ここから察するに、Eコアのコンピュート・タイルはFCLGA 4710のものと共通で、ただしチップレットあたり8chのメモリーコントローラーを6chに制限したもの。またPコアの方はFCLGA 4710のXCCをそのまま流用しているようだ。

　ところでそのXeon 6700、実際のパッケージ写真が下の画像だが、少し妙なことに気がつく。なぜ有機パッケージの2段重ねになっているのだろう？

Xeon 6900シリーズの構成。あるいはこの上側のパッケージの方は、少し考えにくいが中にパッシブ・キャパシターを大量に組み込んでいるのだろうか？

　実際横から見ると、明らかにパッケージが2段重ねになっているのがわかる。理由は不明であるが、こういう構造だと上側のパッケージにコンピュート・タイルを2つ載せるのは絶対に不可能である。それにしても不思議な構造である。

これはCOMPUTEXの基調講演でGelsinger CEOが示したもののアップ。チップの厚みがわかる。少しブレ気味なのはご容赦を。ちなみにTech Tourでは製品サンプルを撮影する機会があったらしいが、COMPUTEX会場での展示はなかった

　以上のように、Xeon 6の世代でインテルは5種類(Eコアのコンピュート・チップレット、PコアのXCC/HCC/LCCチップレット、IO チップレット)ものチップレットを製造する必要があることになる。最大の理由は、意地でもIOチップレットにDDR5のI/Fを搭載しなかったためである。

　AMDの考え方なら、メモリーコントローラーをIOチップレット側に移動したうえで、Pコア×16のみの細長いコンピュート・チップレットを用意するだろう。XCC向けはこれを5つか6つ。HCCは2つ、LCCは1つである。それにIOチップレットを組み合わせれば完成なのだが、そうしなかったあたりがインテルなりのこだわりだろう。

　言うまでもなく絶対性能そのものはインテル方式の方が高くしやすい(本当に高くなるかどうか、はまた別の問題)。ただしそのために多数のチップレットを設計・製造するのでコストは当然高くなるし、チップレットそのものの面積も大きくなるので歩留まりも下がる。

　さらに言えば検証するべき組み合わせが増えるということでもある。この検証周りはSapphire Rapidsの時も問題になっていたし、現在進行中でRaptor Lakeの問題(こちらもまだ解決していないというか、本当の原因が判明していない)もある。そこに来て今度はXeon 6の多数の組み合わせの検証が待っているわけで、検証チームの負荷は増えるばかりというのは、お気の毒としか言いようがない。

Xeon 6756Eの性能はEPYC 9534とほぼ同等

　現状出荷されているのはXeon 6700製品のみということで、EコアベースのSierra Forestでのスコアであるが、5th Gen Xeon ScalableであるXeon Platinum 8592+との性能および性能/消費電力比の比較が下の画像である。

Xeon Platinum 8592+との比較。FP Throughputはほぼ同等といったところ。アプリケーションによってはむしろ遅くなるが、性能/消費電力比は向上する。シングルスレッド性能が重要ではないアプリケーションでは性能が出しやすい格好だ

　そして2nd Gen Xeon Scalableとでは3～4倍の性能と、倍以上の性能/消費電力比を実現しているとする。

性能/消費電力比。比較対象はXeon Platinum 8280だそうだ。現在出荷中のXeon 6はすべてハイパースレッディングが無効化されているので、コア数＝スレッド数となる

　ただグラフを見ると性能の方が性能/消費電力比より大きいということは、消費電力の絶対値そのものはむしろ増えていることに注意されたい。一番少ないServer-side Java Throughput w/SLAで13.8%、一番多いNGFW(1S)で68.5%の増加となる。

　そして最後がAMDのEPYC 9534との比較である。ここでは同一スレッド数(128スレッド)という比較で、性能的にはやや劣るが性能/消費電力比では若干上回っているとする。

EPYC 9534との比較。ほぼ同等では？　という感じ。スレッド数で比較するのは正しいのか微妙なところ

　最後にSKU一覧を示しておく。Eコアベースということで動作周波数そのものはかなり低めである。現状インテルからは明示的にSierra Forestのコアがなにかは示されていないが、おそらくMeteor Lakeと同じくCrestmontと思われる。

SKU一覧。以前288コア/576スレッドのデモを行なっているから、全製品ハイパースレッディングが無効化されているわけではないだろうが、少なくとも今回発表された7製品はいずれもハイパースレッディングが無効である

　Lunar LakeのSkymontほどではなにせよ、Gracemont世代からは多少強化されていることで、この性能を実現しているものと考えられる。もっとも微妙なのは、EPYCの方はSMTを有効にしての128スレッド、つまり64コアでこの性能を叩き出しているわけで、これの損得を判断するのはやや難しそうだ。