ＰＡＬＴＥＫ、10/17開催の「ザイリンクス開発者フォーラム 2017」に出展 FPGAコンピューティングのデモを実施

株式会社ＰＡＬＴＥＫ(本社：横浜市港北区、代表取締役社長：矢吹 尚秀、証券コード：7587、以下 ＰＡＬＴＥＫ)は、2017年10月17日(火)にザイリンクス社の日本法人ザイリンクス株式会社(本社：東京都品川区、代表取締役社長：サム ローガン)が開催する「ザイリンクス開発者フォーラム 2017」に出展し、ＰＡＬＴＥＫが株式会社ベクトロジーと共同開発したFPGAコンピューティングプラットフォーム「DATA BRICK」によるFPGAコンピューティングのデモンストレーションを実施します。

画像1: https://www.atpress.ne.jp/releases/140513/LL_img_140513_1.png
FPGAコンピューティングのデモ

IoTのビッグデータ解析の広まりに代表されるように、世界で取り扱われるデータ量は飛躍的に増大しており、データセンタやクラウドサービスのプラットフォームには、処理速度の向上と消費電力の削減が求められています。

ＰＡＬＴＥＫは、今後増大が見込まれる2K(フルHD)／4Kなどのビデオ処理や機械学習、ビッグデータ分析、金融分析、ハイパフォーマンスコンピューティングなどのワークロードを高速化できるプラットフォームとして、ザイリンクス社の16nm UltraScale+(TM) FPGAを搭載したFPGAコンピューティングプラットフォーム「DATA BRICK」を開発し、2017年3月に発表しました。このたび、ＰＡＬＴＥＫは「ザイリンクス開発者フォーラム 2017」で「DATA BRICK」を展示し、高速演算処理を行うデモンストレーションを実施します。


●「ザイリンクス開発者フォーラム 2017」の概要
開催日時： 2017年10月17日(火) 9:30～18:00
会場 ： 東京マリオットホテル
主催 ： ザイリンクス株式会社
URL ： https://japan.xilinx.com/products/design-tools/developer-forum.html


●展示内容：「DATA BRICK」ではじめよう FPGAコンピューティング
「DATA BRICK」を用いて4K映像のフラクタル計算を行い、高速演算処理のデモンストレーションを実施します。これにより、以下の特長をご覧いただくことができます。
・専用演算器を並列化させた高速演算
・基板間最大448Gbpsでの通信
・起動中のリアルタイム電流測定


【ザイリンクス社について】
ザイリンクス社は、All Programmable FPGA、SoC、MPSoC、RFSoC、3D ICの世界的なリーディング プロバイダーです。ソフトウェア定義でハードウェアが最適化されたアプリケーションを可能にすることによって、クラウド コンピューティング、SDN/NFV、ビデオ/ビジョン、インダストリアルIoTおよび5Gワイヤレスなどの分野に飛躍的進歩をもたらします。詳しい情報は、ウェブサイト https://japan.xilinx.com/ で公開しています。
※ザイリンクス社の名称およびロゴ、Artix、ISE、Kintex、Spartan、Virtex、Vivado、Zynq、その他本プレスリリースに記載のブランド名は米国およびその他各国のザイリンクスの登録商標または商標です。その他すべての名称は、それぞれの所有者に帰属します。


【株式会社ＰＡＬＴＥＫについて】
ＰＡＬＴＥＫは、1982年の創業以来、日本のエレクトロニクスメーカーに対して国内外の半導体製品の販売のほか、ハードウェアやソフトウェアなどの設計受託サービスも提供し、お客様の製品開発のパートナーとして仕様検討から試作開発、量産までサポートしています。
ＰＡＬＴＥＫは、「多様な存在との共生」という企業理念に基づき、お客様にとって最適なソリューションを提供することで、お客様の発展に貢献してまいります。
ＰＡＬＴＥＫに関する詳細は、 http://www.paltek.co.jp をご覧下さい。


詳細はこちら
プレスリリース提供元：＠Press