RapidusとEsperanto、2nmプロセスでのAI半導体製造に向けたMOUを締結

画像提供：マイナビニュース

RapidusとEsperanto Technologyは5月15日、協力覚書(MOU)を締結し、Rapidusの2nmプロセスを利用してEsperantoの第3世代AI半導体の製造を行う意向を明らかにした(Rapidusのプレスリリース、Esperantoのプレスリリース)。これに関する記者説明会が同日、都内で開催されたので、その内容をご紹介したい(Photo01)。

まずはEsperanto側から。最初に同社President＆CEOのArt Swift氏が提起したのは、昨今の生成AIのトレンドが、消費電力の急増をもたらしているという話であり(Photo02)、データセンターの消費電力が生成AIに伴う設備投資によって急増する事が予測される、という見通しが複数語られている事を示した(Photo03)。

さてそんなEsperantoだが、同社はすでに第1世代のAIチップである「ET-SoC-1」を出荷中であることに加え、2024年4月に都内で開かれたCool Chipsにて、第2世代ならびに第3世代のET-SoCのロードマップを示している。同社のET-SoC(Esperanto Technology's Supercomputer on Chip)はRISC-Vベースのコアに独自のAIアクセラレータを組み合わせたもので、ET-SoC-1の場合は4つの「ET-Maxion」というOut-of-Orderの64ビットRISC-Vコア(これは全体の制御とか外部との連携などを行う)に、1088個の「ET-Minion」というIn-OrderのRISC-Vコアを組み合わせた構成だ。

このET-Minionは最小構成のRISC-VにTensor Unitを搭載したもので、要するにRISC-VコアはTensor Acceleratorの制御を行う格好である。このチップはすでに出荷中であるが、続くET-SoC-2からはChiplet構成となり、ET-SoC-2は4nmプロセスで製造。第3世代のET-SoC-3は2nmプロセスでの製造を予定している。この第3世代をRapidusで製造する、というのが今回の発表である。

この第3世代はELV(Extreme Low Voltage)動作を特徴としており、これをRapidusのRUMSと組み合わせる事を目論んでいる(Photo05)。

最終的な目標は、業界標準と比較して10倍の消費電力削減とされる(Photo06)。