PCI Express 7.0は標準化に向けて順調に推移、PCI-SIG Developers Conference 2024

Opticalに関しては対応範囲が広く、それこそPluggable Optical TransceiverからCo-package Optics(つまりUCIeなどのChiplet間接続もターゲットに入る)までをカバーする事を「現在は想定している」という話だった。ただIEEEで言えば現在の作業はまだStudy Groupに相当するもので、レベルとしてはFeasibility Studyに近い。本格的な検討、つまりIEEEで言うTask Forceに相当するものは2025年に現在のPCIe 7.0の標準化が終わった後でスタートする、という話だった。逆に言えば、CopperベースのPCIe 8.0が出る可能性はかなり低いとPCI-SIGでは考えていることになる(個人的には妥当な判断だとは思うが)。

またケーブル接続については、先日発表されたCopprLinkの標準化が既に完了、今年後半にはPCI Express External Cablingの標準化も予定されている(Photo06)。

PCIeと生成AIの関係性

最後に、昨今ではAIについて何も語らないのはまずいらしく、無理やりPCIeを生成AIに絡めたスライドが出て来た(Photo07)が、これは流石に色々厳しい気がする。まぁシャーシ内での配線に絡んで、現状OCuLinkでは対応するスピードも帯域も低いので、これをCopprLinkで置き換えてゆくという形でAI向けServerの内部には入ってゆくと思うのだが……。

ちなみに今年のCOMPUTEXでは電源メーカーがPCIe Gen 5.1を標榜していた(Photo08)。

実は2023年7月に、PCI-SIGはPCI Express CEM(Card Electromechanical Specification)Revision 5.1をリリースしており、電源メーカーはこれへの対応を謳っているわけだ。Base Specificationの方は5.0のままであり、その意味ではこの表記はあまり正確ではないと言える。ちなみに主な改定はCEM 5.0からのECNを取り込んだ格好で、この中には12VHPWR Cable Plug Update ECNが含まれている。要するに12VHPWRコネクタ(PCIeでは12V 2×6 connectorなどとも表記される)を仕様に含んだというだけで、それ以外は小変更に留まる。むしろ激しくVersion upされているのはPCIe 6.0の方で、Base Specificationは6.0が2022年1月に出た訳だが、2022年9月には6.0.1、2023年7月には6.1が出て、2024年2月には6.2がリリースされた。やはりPAM-4とかFLITの実装はそれなりに難易度が高い事を伺わせるような状況である。

なお、7月12日にはPCI-SIGによる“The Journey to CopprLink and Beyond: An Exploration of PCIe Cabling Solutions”というオンラインセッションが行われる。ここでまた何か新情報があったらレポートしたい。
（大原雄介）