TSMC、Intel、SK hynixが語る半導体産業/技術の将来展望 - ITF World 2024 第2回 TSMCのSVPが語った半導体の技術進化と産業の発展の密接な関係性

画像提供：マイナビニュース

ITF World 2024にてTSMCのシニアバイスプレジデント(SVP)兼共同最高執行責任者(Co-COO)であるYuh-Jior Mii氏は、「半導体革新でより良い世界を築く」と題した講演を行った。

同氏は、半導体市場は、2030年までに1兆ドル規模にまで拡大することが業界のコンセンサスになっているとして、SK hynixのIlsup Jin氏のプレゼンテーションで提示されたものと似た図を提示。同社では、2030年時点での半導体カテゴリ別市場規模内訳として、HPC40％、モバイル30％、車載15％、IoT10％、その他5％とする予測を示したほか、AI向けGPUやスマートフォン(スマホ)向けSoCに搭載されるトランジスタ数が2020年代に入って以降、急速に増加しており、この傾向は今後も継続する見込みとした。

GAAの先を見据えたトランジスタ構造の開発を推進

また、同社のトランジスタ構造は、N28〜N22(28〜22nm、熊本のJASM第1工場でも採用される技術ノード)までは、従来からのプレーナー構造であるが、N16～N3(16nm～3nm)はFin FET構造に、N2(2nm)以降はナノシート構造(GAA:Gate-All-Around FET)が採用されるロードマップとなっており、露光技術もN7を境にArF液浸からEUVへと切り替えられている。

最先端となるN2以降に採用されるチャネル領域にシリコンナノシートを採用したGAA構造は、2025年後半からの量産開始を予定しているが、さらにその後の世代では、pチャネルFETとnチャネルFETを積層したCFET(Complimentary FET)が採用される見込みである。また、その先は、Beyond Si(チャネル材料としてSi以外の材料を採用)の領域で、現段階では2D TMD(2次元遷移金属ダイカルコゲナイド、具体的にはWS2、MoS2、WSe2など)やCNT(カーボンナノチューブ)が検討されているとする。

今後の半導体の進化を支える先端パッケージング技術

同社では、顧客の要求や市場の需要に応じる形でチップあたりのトランジスタ数を増加させるためには、回路パターンの微細化によるモノリシックなダイレベルの集積度を高めるだけでは足りず、3次元シリコン集積や先進パッケージングの採用によるヘテロジニアス集積化も必要との見方を示しており、こうした技術を活用することで、パッケージあたりでトランジスタ数の増加を継続することができるとしており、そうした技術開発も推進している。