半導体新時代、imecが目指す「CMOS 2.0革命」とは？ 第3回 システムとプロセス技術の同時最適化で実現されるCMOS 2.0

CMOS 2.0では、低容量、低駆動トランジスタを使用して短距離相互接続を駆動しつつ、別のレイヤの高駆動トランジスタを使用して長距離相互接続を駆動することができる。また、新たな組み込みメモリは、キャッシュ階層の別のレイヤとして導入できる。さらに、電源の電圧降下の制約なしにスケーリングするための極端なBEOLピッチパターン化も可能になる。汎用CMOSの仕様を満たす必要がなくなるため、2D材料などの非シリコンデバイス、MRAMなどの新しい組み込みメモリ、堆積酸化物半導体の導入なども容易になる。設計者にとって、CMOS 2.0プラットフォームは従来のCMOSのように感じられるが、ツールボックスが大幅に拡張され、より多用途になるというイメージである。

スケーリングはもはやコンピューティングの性能向上を推し進める唯一の答えではないが、CMOS 2.0によってもトランジスタ密度の増加の必要性がなくなるわけではない。ただし、スケーリングの問題は、答えがアプリケーションによって異なるため、より総合的な方法で取り組む必要がある。高密度ロジックはワットあたりのパフォーマンスを最適化し、高駆動ロジックはクリティカルパスの帯域幅とパフォーマンスを維持する。高密度ロジックのような厚膜酸化膜I/O、電源スイッチ、アナログ、MIMCAPなどのスケーリングがうまくいかないデバイスは、よりコスト効率の高いテクノロジノードを使用して別のレイヤに統合できるようになった。不可欠ではあるもののスケーラブルではないすべてのSoCパーツを削除することで、さまざまな新しいタイプのデバイスへの扉も開かれる。
動き始めたCMOS 2.0革命

裏面電力分配ネットワーク技術の実用化は、CMOS 2.0時代に突入したことを示す最初の兆候の1つである。すべての主要ファウンドリは、高性能でエネルギー効率の高い電子デバイスを実現するためにますます重要になっている、ウェハ裏面の電力分配システムを備えた統合チップに移行することを宣言している。ウェハ裏面処理へのアクセスにより、電源スイッチなどのデバイスを統合したり、グローバルクロックルーティングを前面から移行したり、新しいシステム機能を追加したりする機会が生まれている。

おそらく、このパラダイムシフトは、より複雑な技術的な問題をもたらすことが想像される。EDAツールはどのくらいの速さで進化するのか、パーティショニングのコストと複雑さはどの程度なものになるのだろうか、といったものから、CMOS 2.0プラットフォームの熱特性は管理可能だろうかといったものまで幅広いが、それらの問題が解決できているかどうかは、時が経てばわかることとなるだろう。ドイツの哲学者で革命家であるフリードリヒ・エンゲルスの言葉を引用すると「自分が起こそうとしている革命を正確に知る者は誰もいない」ということである。同時に、まさにそれが今の時代を非常に魅力的なものにしていることを意味するものともなる。この未知の領域を進むには、半導体エコシステム全体にわたり緊密な連携をはかり、共同でイノベーションを起こすことが必要である。問題となっているのはムーアの法則そのものではなく、経済成長、科学の進歩、持続可能なイノベーションを可能にするその能力である。