理研、量子コンピュータのための新たな高効率の誤り訂正技術を開発

今回提案された多超立方体符号は、たとえば、6の2乗=36個の物理量子ビットを用いて4の2乗=16個の論理量子ビットを、または、6の3乗=216個の物理量子ビットを用いて4の3乗=64個の論理量子ビットをまとめて符号化することが可能。符号化率はそれぞれ16/36≒44%、64/216≒30％となり、代表的な従来符号のこれらに対応する符号化率がそれぞれ約6％、1.6％であるのに比べて高くできるという。

このように符号化率を向上させると、その結果として誤り訂正性能が下がってしまう心配があるが、多超立方体符号専用の高性能な「復号器」(測定結果から誤りを推定して訂正する方法または装置のこと)や、「符号化器」(符号化された論理量子ビットの状態を生成するために物理量子ビットに実行される一連の量子ゲート(量子回路)のこと)を新たに開発することで、従来符号と同程度の誤り訂正性能が達成された。

まず、復号器の性能が評価されたところ、その「しきい値」は5.6％となり、符号化率の低い従来符号と同程度となったとする。次に、符号化器も含めた性能を評価するため、論理量子ビットに対して実行される、任意の量子計算を実行するために必要な基本量子ゲートの一種である「論理CNOT(制御NOT)ゲート」の性能が評価された。すると、そのしきい値は0.9％となり、これも従来符号と同程度となったとした。なおしきい値とは、誤り訂正が有効に働くために必要な誤り確率の上限値のことをいい、誤り確率がしきい値未満であれば、符号のサイズを大きくするほど誤り訂正の成功確率が向上する。

また、これまでの高レート符号では、その構造の複雑さから論理量子ゲートを並列に実行することが比較的困難なことが課題だったが、今回の研究では多超立方体符号に対して論理量子ゲートを並列に実行する方法を具体的に示すことで、論理量子ゲートの並列実行が可能であることが示されたとした。

今回の研究成果は、多超立方体符号を用いることで、これまで難しかった高符号化率を有する符号と論理量子ゲートの並列実行を両立する「ハイパフォーマンス誤り耐性量子コンピュータ」の実現に貢献できることが期待されるとしている。
（波留久泉）