PCテクノロジートレンド 2025 - プロセス編「TSMC」

画像提供：マイナビニュース

2025年の幕開けに、パーソナルコンピュータのハードウェア技術の動向を占う毎年恒例の特集記事「PCテクノロジートレンド」をお届けする。まずは例年通り、業界のあらゆる活動に大きな影響を及ぼす半導体プロセスの動向、なかでもTSMCの動向から紹介したい。

＊＊＊

皆様、あけましておめでとうございます。本年もよろしくお願いします。当然ながら、筆者はまだ年が明けておりません。
○TSMCの2025年、最大のトピックはN2の量産開始

さて恒例プロセス編から始めたいと思う。2024年は結果から言えばTSMCの一人勝ちになってしまった訳だが、果たして2025年にSamsung/Intelはこれに一矢報いることが出来るかどうか、というあたりがポイントである。というわけで、まずはTSMCから。

Photo01は2024年10月に開催されたTSMC OIP Forum Japanで示されたスライドであるが、2024年はN3E、それとN5Eの立ち上げが行われた。もっとも立ち上げというか量産開始と、そのプロセスを利用した製品の市場投入開始の間には当然差が出る。PCあるいはServerマーケット向けに関しては、2024年はN4ベースの製品どまり。N3Bに関してはIntelがArrow LakeのCPU Tileで採用し、既に出荷が開始されているが、Arrow LakeのCPU Tileのサイズは114.5平方mm程度とされている。この面積だと、1枚の300mm Waferから取れる最大数は536個程になる計算だが、Yieldが不明である。そもそもTSMCのN3Bは当初AppleがA18/A18 Proに利用する予定だったのが、Yieldの悪さからAppleがN3Eに切り替えてしまい、結果として空いたラインをIntelが利用したという曰く付きのプロセスである。昨年のロードマップでは、N3BをAppleが利用すると書いたが、結果的に2024年に登場したA18/A18 ProはN3Eしていることからもこれは明らかだ。

さてそんなA18/A18 Pro、N3BのD0(Defect Rate)を例えば0.3と仮定するとA18 ProでYieldは73.6%、A18では76.8%と結構高い。この程度だとN3Bを嫌ってN3Eにする理由がない。では0.4だと？ というと同じく66.7%/70.0%となり、まだ微妙な線。では0.5では？ というと60.6%/64.9%まで落ちる。多分このあたりが実際のDefect Rateに近いのだろう。仮にこの0.5を当てはめると、Arrow LakeのYieldは58.0%まで落ちる。つまり536個製造しても、使えるダイは299個だ。まぁそれでも1000枚作れば30万個近いCPU Tileが取れる訳で、Arrow Lakeだけであれば製造には十分であろう。逆に言えば、このD0で例えばSapphire Rapidsみたいに巨大なダイ(20mm×20mm)を作るとどうなるか？ というと、148個のダイのうち良品は27個、Yieldは実に18.7%まで落ちる。D0が0.4で24.9%、D0が0.3で33.9%である。巨大ダイの製造にはまるで向いていないというか、相当頑張らないといけない感じであるが、TSMCは既にN3Eとこれに続くプロセスに開発を注力しているから、N3Bは本当にもうピンポイントというか、Arrow Lakeとその他幾つかの製品の製造に留まり、長期的にはN3E以降に誘導してゆく形かと思われる。