アルテラ、Quartus II 開発ソフトウェア最新版 v12.1をリリース~機能拡張された高度な設計フローにより、システムの開発期間をさらに短縮~

PR TIMES / 2012年11月20日 10時0分

・アルテラの高度なデザイン・フローにより OpenCL 向け SDK を新たにサポート、
生産性とシステム性能のさらなる向上に寄与

プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーであるアルテラ・コーポレーション(本社:米国カリフォルニア州サンノゼ、社長、CEO兼会長:ジョン・デイナ、日本法人:東京都新宿区、代表取締役社長:日隈 寛和、NASDAQ:ALTR 以下、アルテラ)は、米国時間11月19日(日本時間:11月20日)、CPLD、FPGA、SoC FPGA、HardCopy(R) ASIC デザインにおいて、業界で最も優れた性能と生産性を実現する開発ソフトウェア・スイート「Quartus(R) II」 の最新バージョン、「Quartus II v12.1」 をリリースいたしました。

最新版では、従来のハードウェア開発作業を継続的に軽減することによって、Quartus II 開発ソフトウェアの高度なデザイン環境を強化しています。それによって、ユーザーは生産性を最大化すると同時に、アルテラ・デバイスの幅広い最先端の性能の利点を得ることができるようになりました。また本開発ソフトウェアでは、OpenCL(TM) 向けSDK の高度なデザイン・フローをサポートし、「Qsys」システム統合ツールと「DSP Builder」モデル・ベース設計環境も強化しています。さらに、パーシャル・リコンフィギュレーション・デザイン・フローや、新しいIPコア、新しい28nm FPGAおよびSoC デバイスのさらなるサポートなども、追加されています。これらの機能拡張により、アルテラ・デバイスを使用して、デザイン、実装製品の市場投入を迅速に行うべく、お客様のサポートをさらに推進いたします。

システムの開発期間を短縮する高度なデザイン・ツール
アルテラが提供する高度なデザイン・ツールには、システム・レベルの C言語ベース、IP ベース、およびモデル・ベースのデザイン・エントリー・システムが含まれます。これらのツールは、CPU コア、DSP ブロック、複数の IP サブシステムを含む、今日の先進的なプログラマブル・システムの開発を支援し、簡素化するものです。OpenCL 向け SDK を新たにサポートしたことで、C言語に精通したシステム開発者とプログラマは高性能で電力効率に優れた FPGA ベースのアプリケーションを、オープンで高度なプログラム言語を使用して迅速かつ容易に開発できるようになります。OpenCL 向け SDK は、ハードウェア・デザインの複雑性を簡素化し、C言語に精通したソフトウェア・プログラマによる FPGA の使用を促進することが期待されます。

PR TIMES

トピックスRSS

ランキング