アルテラ、Quartus II 開発ソフトウェア v14.1 をリリース

PR TIMES / 2014年12月16日 10時47分

~ハード化されたフローティングポイント DSP ブロックを備える業界初の FPGA により TFLOPS のDSP性能を実現~

プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーであるアルテラ・コーポレーション(本社:米国カリフォルニア州サンノゼ、社長、CEO 兼会長:ジョン・デイナ、日本法人:東京都新宿区、代表取締役社長:ハンス・チュアン、NASDAQ:ALTR 以下、アルテラ)は、米国時間12月15日 (日本時間:12月16 日)、 FPGA業界で唯一、ハードウェア化されたフローティングポイントDSPブロックを備え、ARM プロセッサを搭載した20nm SoC FPGAであるArria(R) 10 FPGA & SoCをサポートする、 「Quartus(R) II 開発ソフトウェア v14.1」をリリースしたことを発表しました。

Quartus II 開発ソフトウェアの最新バージョンは、Arria 10 FPGA & SoC に統合されるハードウェア化されたフローティングポイントDSPブロックをサポートしています。Quartus II 開発ソフトウェアのユーザーは、3つの独自のDSPデザイン・エントリー・フローから一つを選択し、最大で業界最高水準の1.5 TFLOPSのDSP 性能を得ることができます。また、Quartus II 開発ソフトウェアの最新バージョンには、Arria 10 FPGA & SoCの設計時間を短縮し、設計者の生産性を向上させる最適化機能が複数含まれています。

Arria 10 FPGA & SoCに統合された、IEEE 754準拠のフローティングポイントDSPブロックは、卓越したDSP性能、生産性、およびロジック効率を提供します。ハードウェア化されたフローティングポイントDSPブロック向けに複数のデザイン・エントリー・オプションを持つQuartus II 開発ソフトウェア v14.1の先進的なツール・フローにより、ユーザーは高性能コンピューティング(HPC)、レーダー、科学および医療画像処理などの高い演算能力が求められる幅広いアプリケーションに対応するソリューションを迅速に設計し、導入することができます。これらのデザイン・フローには、ソフトウエア・プログラマ向けのOpenCL、モデルベース・デザイン設計者向けのDSP Builder、および従来のFPGA設計者向けのハードウェア記述言語(HDL)フローが含まれます。ハードロジック化されたフローティングポイントDSPブロックは、ソフトロジック実装と異なり、貴重なロジック・リソースをフローティングポイントの演算に使う必要がありません。

PR TIMES

トピックスRSS

ランキング