半導体新時代、imecが目指す「CMOS 2.0革命」とは？ 第2回 さまざまな技術的困難に直面しているCMOS技術の現在

汎用技術の強みを発揮できなくなってきたCMOS

技術と製品のニーズが変化する現在の状況において、創造的な組み合わせが革新的なソリューションにつながることが示されつつある。例えばApple M1 Ultraは、基本的にシリコンブリッジを介して2つのチップをつなぎ合わせることで、前例のないパフォーマンスと機能を備えたハイブリッドSoCを実現した1)。また、AMDは、元のプロセッサSoCの上にSRAMダイを3Dスタックすることでメモリ容量を増やしている2)。AIの分野では、300mmウェハ全面を活用するCerebras SystemsのWafer Scale Engine(WSE)シリーズや、NVIDIAによる大型GPUダイ「H100」とHBM DRAMを組み合わせた超スケールアウト処理システムが、ディープラーニングコンピューティングの限界を押し広げている3)4)。

こうした事例は、特定のニーズに応じるための技術開発が極限まで追い込まれていることを示している。一方で、拡張現実や仮想現実、6Gワイヤレス、自律走行車などの新しいアプリケーションでは、大幅なパフォーマンスの向上と電力の削減が必要になってきている。ワークロードと動作条件により、CMOSがサポートすることが期待される実装の多様性がさらに高まり、最適とは言えない妥協がさらに多く必要になろうとしている。

言い換えれば、CMOSがかつての汎用技術としての強力な役割を果たせなくなったことを我々は目の当たりにしているということである。その代わりに、アプリケーションの成功は、利用可能なCMOSがその特定の境界条件をどれだけうまく満たしているかに左右される状況に陥ることになる。Googleのサラ・フッカーはこれを「ハードウェアくじ」と名付け、ハードウェアがどの研究アイデアが成功するか失敗するかを決定することを示唆している5)。

本記事はimecの「The CMOS 2.0 Revolution」を許可を得て翻訳したものとなります

○参考文献

Kenyon, C. & Capano, C. Apple Silicon Performance in Scientific Computing. 2022 IEEE High Performance Extreme Computing Conference, HPEC 2022 (2022) doi:10.1109/HPEC55821.2022.9926315