半導体新時代、imecが目指す「CMOS 2.0革命」とは？ 第2回 さまざまな技術的困難に直面しているCMOS技術の現在

AMD 3D V-CacheTM Technology | AMD

Lie, S. Cerebras Architecture Deep Dive: First Look Inside the Hardware/Software Co-Design for Deep Learning. IEEE Micro 43, 18–30 (2023)

Choquette, J. NVIDIA Hopper H100 GPU: Scaling Performance. IEEE Micro 43, 9–17 (2023)

Hooker, S. The Hardware Lottery. CoRR abs/2009.06489, (2020).

Julien Ryckaert(ジュリアン・リッカート)

imecロジックテクノロジー担当VP。2000年にベルギーのブリュッセル大学(ULB)で電気工学の修士号を取得、2007年にブリュッセル自由大学(VUB)で博士号を取得。2000年にimecに入社し、RFトランシーバー、超低電力回路技術、アナログ/デジタルコンバーターを専門とするミクスドシグナルデザイナーとして活躍した後、2010年にプロセス技術部門に加わり、3D IC技術設計を担当。2013年以降、高度なCMOS技術ノード向けのimecの回路設計・プロセス技術同時最適化(DTCO)プラットフォーム構築に取り組んできた。2018年には、3nm技術ノードを超えるスケーリングとCMOSの3Dスケーリング拡張に重点を置くプログラムディレクターに就任、現在はロジック技術担当VPとして、コンピューティングスケーリングを担当している

Sri Samavedam(スリ・サマヴェダム)

imec CMOSテクノロジー担当上級副社長。2019年8月より同社のCMOSテクノロジ担当SVP。担当範囲にはロジック、メモリ、フォトニクス、3D統合のプログラムが含まれている。同社入社以前は、GlobalFoundriesにてテクノロジ開発のシニアディレクターを務め、14nm FinFETテクノロジとその派生製品の量産への認定と7nm CMOSの初期開発を主導したが、同社の7nm以降の微細化からの撤退を受け、imecへ移籍。キャリアのスタートはMotorolaの研究者で、歪みシリコン、メタルゲート、high-k誘電体、完全空乏型SOIデバイスの研究に取り組んだ。米パデュー大学で修士号を取得の後、米マサチューセッツ工科大学(MIT)にて材料科学および工学の博士号を取得
（imec）