AMD、CXL 3.1/PCIe Gen6/LPDDR5に対応するアダプティブSoC「Versal Premium Series Gen 2」を発表

またPCI Express周りに関しては、PCIe Gen6対応のCPM6が実装されており(Photo10)、これを利用してPCIe Gen6.0に対応が可能である。

ちなみにFLITはこのCPM6内に実装されているが、後述するPCIe Gen7.0動作時にPCM6のFLIT機能が利用できるのかどうかは不明である。またこのCPM6を使わずに、直接TransceiverとProgrammable Logicが通信するGT Directモードも搭載されている。

GTM2(Photo11)は、普通に使う場合は最大で112Gbpsで、これはGTMと違いがない。

異なるのは、

PCIe Gen7.0のテスト用機材向けに、特定のSKUではPAM4で128Gbpsの送受信をサポート
1.25Gbps～112Gbpsまで複数の転送速度をサポート

という辺りである。

また今回はこれに組み合わせるEnd-to-End Security機能も大幅に拡充された(Photo12)。

特にEncryption Engine(Photo13)、Network Processorの類では珍しくないが、FPGAで搭載されるのは確かに初めてかもしれない。

AMDでは、例えばGPU ClusterのバックエンドにVersal Premium Gen 2を使う様なケースがある事も考えている様だ(Photo14)。

これに向けてEthernetの合計帯域を倍にした格好だ(400G×2として使うか、200G×4として使うか、あるいは100G×8とするかは構成次第であろうが)。

実際にVersal Premium Gen 2を利用したVPX-3Uのサンプル例がこちら(Photo15)で、従来と同じフォームファクタで帯域と計算能力を倍増させられる、とする。

これは通信とかレーダー、測定機器など様々な用途で有用なもので、その意味では初代Versal Premiumのマーケット向けの機能が削られた訳ではない。むしろLPDDR5Xのサポートとかより柔軟性に富むTransceiverの搭載などで、使いやすくなったともいえる。なおこのVersal Premium Gen 2に併せて、Vivadoの方も色々追加機能が予定されているとの事だ(Photo16)。

Photo17がとりあえずのVersal Premium Gen 2のProduct Tableである。初代Veral PremiumのTableと比較するとまだ品種が少ないというか、Logic Cellは最大でも3720K程度で、初代は最大18507K LCがラインナップされていた事を考えるとやや少ないというか、とりあえずはミドルレンジ向けを用意したという感じである。

ついでにPhoto04で“High DSP-to-LUT Ratio”とあったので実際に計算してみると表の通りで、確かにGen 2になってDSP1個あたりのLUT数はやや増えている(Gen 1の方はSKUで大きくばらつきがあるので、「やや」か「大幅に」かは難しいが)のが判る。ただ現状のVersal Premium Gen 2のSKUにはAI Engineを搭載したものが見当たらないのは、今後追加の予定なのか、それともVersal Premium Gen 2はAI Engineは積まない方針なのか、定かではない。

このVersal Premium Gen 2、2024年中にドキュメントとPower Estimation Toolがリリースされるが、Vivadoのサポートは2025年後半、シリコンは2026年投入の予定となっている(Photo18)。
（大原雄介）