アルテラ、Quartus II 開発ソフトウェア v13.0 をリリース ~世界最速の FPGA デザインを実現~

PR TIMES / 2013年5月7日 9時51分



・業界最高性能のデザインを従来バージョンの半分の時間で実現

プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーであるアルテラ・コーポレーション(本社:米国カリフォルニア州サンノゼ、社長、CEO 兼会長:ジョン・デイナ、日本法人:東京都新宿区、代表取締役社長:日隈 寛和、NASDAQ:ALTR 以下、アルテラ)は、米国時間 5 月 6 日(日本時間:5 月 7 日)、最高水準の FPGA ならびに SoC の性能、および設計者の生産性を実現する「Quartus(R) II 開発ソフトウェア v13.0」をリリースしたことを発表しました。このソフトウェアを利用することで、28nm FPGA および SoC をターゲットにしているユーザーは、コンパイル時間を平均で 25 %短縮可能です。また、ハイエンド 28nm Stratix(R) V FPGA をターゲットにしたデザインを完成させる上で困難な課題だったコンパイル時間を、従来バージョンのソフトウェアより平均 50 %短縮しています。Quartus II 開発ソフトウェア v13.0 により、Stratix V FPGA をターゲットにしたデザインは、最も類似した競合製品よりスピード・グレード 2 レベル分の性能の利点を持ち、業界のどの FPGA と比べても最高のクロック周波数を実現します。

また、この最新バージョンでは、C ベース、システム/IP ベース、およびモデル・ベースといった高位レベルのデザイン・フローの拡張が施されました。

・OpenCL(TM) 向け SDK(SDK for OpenCL)により、FPGA 開発の経験のないソフトウェア・プログラマも超並列 FPGA ベースのアクセレレータを利用可能となります。OpenCL 並列プログラミング・モデルは、コーディングからハードウェア実装までを最短の時間で実現します。FPGA をターゲットにしたソフトウェア・プログラミングは、別のハードウェア・アーキテクチャと比べて、著しく低い消費電力でより高い性能を達成することができます。OpenCL 向け SDK の詳細とアルテラが新たに発表した「OpenCL 推奨ボード・パートナー・プログラム」の詳細は、本日の OpenCL 向け SDK に関するプレスリリースをご参照ください。
・Qsys システム統合ツールは、ARM(R) ベース Cyclone(R) V SoC 向けのサポートを拡大しました。Qsys は、FPGA ファブリック内に業界標準 AMBA(R) AHB(TM) および APB(TM) バス・インタフェースを生成することができます。また、これらのインタフェースは ARM の TrustZone(R) 要件に準拠していることで、顧客は SoC-FPGA ベース・システムの全体を、重要なシステム・リソースとして保護される領域と、それ以外のすべての保護されない領域とに分離することができます。
・DSP Builder デザイン・ツールにより、システム開発者は高性能な固定および浮動小数点アルゴリズムを自社の DSP デザインに効果的に実装することができます。新機能には、精度および丸めのパラメータライゼーションを拡張した math.h ファンクション、固定および浮動小数点 FFT 向けのパラメータ化可能な FFT ブロック、フォールディング機能の効率化、およびリソース共有の改善が含まれます。  
Quarus II ソフトウェア v13.0 が提供する機能の詳細は、アルテラのウェブページ「Quartus II 開発ソフトウェアの新機能」をご欄ください。

  • 前のページ
    • 1
    • 2
  • 次のページ
PR TIMES

トピックスRSS

ランキング