オールCMOSの300 GHz帯フェーズドアレイ送信機を開発 －100 Gbps超のデータ速度を達成、6G無線機の実現へ大きく前進－

●研究成果
　今回の研究で開発した300 GHz帯フェーズドアレイ送信機は65 nmのシリコンCMOSプロセスを用いて設計した。CMOSでも300 GHz帯で動作する電力増幅器を実現するために、基本となるトランジスタのレイアウトを新たに最適化した。その結果、レイアウト最適化による寄生抵抗・容量の低減により、250-300 GHz帯での利得が従来に比べて大きく向上した（図1）。これにより、300 GHz帯での電力増幅器の設計が可能となった。本トランジスタを用いて設計した増幅器は、237-267 GHzで20 dB以上の利得を有し、251 GHzで-3.4 dBmの飽和出力電力を達成した。また、300 GHz帯雑音評価系を構築して増幅器の雑音測定を行い、雑音指数実測値15 dBが得られた。送信機ICには、本トランジスタを用いた電力増幅器でオンチップのアンテナを直接駆動する増幅器ラストの構成（用語5）を採用した。また、サブハーモニックミキサ、移相器、4逓倍器付きのLO回路の構成を工夫し、従来の5分の1の面積に小型化することに成功し、4系統の送信回路を3.8 mm×2.6 mmの1チップに集積した。


[画像1]https://user.pr-automation.jp/simg/2341/83451/450_357_2024021611202865cec66cf421d.png

図1．従来のCOMSトランジスタとレイアウト最適化後のトランジスタの利得の比較

　次に実際に、65 nmシリコンCMOSプロセスを用いて300 GHz帯送信機ICチップを作製した（図2）。このチップのアンテナ部は、イオン照射により基板を高抵抗化することで、損失を低減している。この4系統の送信回路を有するCMOS ICチップをプリント基板上に4つ並べて実装することで、16アレイのフェーズドアレイ送信機を構成した。さらにこの基板を4枚重ねて張り合わせることで、16×4の2次元フェーズトアレイ送信機を実現した（図3）。ICチップは50 μmに薄化して基板共振の影響を最小化すると同時に、基板からアンテナ部を0.4 mm飛び出す形で実装することでオンチップアンテナの放射信号の反射の影響を低減している（図4）。


[画像2]https://user.pr-automation.jp/simg/2341/83451/400_442_2024021611223265cec6e83a777.jpg