チップレット - 相互接続で次世代システムを構築する技術革新 第3回 テストの標準化と最適化

画像提供：マイナビニュース

信頼性と品質基準

チップレットの品質とは、製造時の状態を指している。チップレットは、モノリシックSoCと同様に、製造プロセスにおいてアプリケーション分野ごとに特定の品質基準に従い、パフォーマンスや機能などの側面をカバーしている。

厳格なテストにもかかわらず、一部の欠陥はその過程で検出されずに最終的なチップレットに「漏れ」てしまう。いわゆる「テスト漏れ」である。携帯電話などの民生用電子機器で許容される欠陥の一般的な数は 100dppm(100万個あたりの不良部品数)である。これは100万個のチップレットごとに100個の不良品が許容されることを意味している。逆に、自動車は最も厳格なアプリケーション分野で、顧客は「0dppm」(実際には1桁のdppmに相当)を求めている。これは、自動車の電子機器が安全にとって重要であることが多いためである。例えばテスト漏れにより正当な理由もなくエアバッグが開いてしまうと、ドライバーが事故を起こす可能性が生じることとなる。また、カーラジオの問題が些細なことのように見えても、ラジオが再生されなければ、最終顧客は新車の納入を断るだろう。その他の要求の厳しいアプリケーション分野としては、同様に命を預かる航空電子工学や医療も挙げられる。

チップレットは製造後にテストされ、信頼性を確保するために加熱、冷却、熱衝撃振動テストなど、動作寿命中の潜在的な故障メカニズムを特定する。
テストのための設計標準

チップレットベースの集積回路は個別のコンポーネントから組み立てられるため、通常、統合システムとして製造されるモノリシックSoCよりも多くの潜在的なテストの機会がある。たとえば、接合前に個々のチップレットが仕様を満たし、欠陥がないことを確認するためにチェックされる。その後、相互接続の整合性と信頼性がテストされる。最後に、チップレットが組み立てられた後、設計全体が評価される。

2.5Dおよび3Dチップレットベースの設計の電気テストにおける大きな課題の1つは、設計のすべてのチップレットにテスト信号を送り、応答を読み取ることである。さまざまなソースのチップレットにテストアクセスの互換性があることを保証するために、imecはテストアクセス用の3D-DfTの「IEEE Std 1838」の標準化を開始した。

たとえば、4つのチップレット(1つ=下部、4つ=上部)のスタックでチップレット番号3をテストするには、チップレット番号1と2に「テスト用設計」(DfT)構造が必要である。これらのダイを介したテストデータの送受信の転送を確実にするためである。チップレットはさまざまなベンダーから提供される可能性があるため、通信を確実に行うにはこれらのDfT構造を標準化する必要がある。2020年以降、IEEE Std 1838は、電子設計自動化(EDA)を専門とするすべてのソフトウェア企業が従う標準DfTを規定している。