チップレット - 相互接続で次世代システムを構築する技術革新 第3回 テストの標準化と最適化

相互接続のテストの改善

これまで企業は独自の専用設計フローとツールを使用して、チップを最初から最後まで開発してきた。しかし、チップレットベースのアプローチでは、異なるベンダーのチップレットが効果的に接続するためには同じ言語を使用する必要がある。つまり、標準化が必要となる。「Universal Chiplet Interconnect Express(UCIe)」は、ダイまたはチップレット間の相互接続に重点を置いた標準であり、競合企業の境界を越えて広がっている。

現在の相互接続テスト方法は、ハードオープンおよびショート欠陥を対象としており、k個の相互接続に対して 2×[log2(k)]のテストパターン数が必要である。最近、imecは、弱い欠陥バリアント(高抵抗ショートおよび低抵抗オープン欠陥)もカバーすることでより効果的な、改良された相互接続テスト生成方法(E2I-TEST)を提案した。この方法では、隣接する相互接続間のショートのみを考慮することでテスト効率が向上する。さらに、必要なテストパターンは8×[log2(4)]=16個だけなので、テストパターン数を相互接続数kへの依存性から切り離すことができる。

結論

半導体プロセスの微細化がきわめて複雑となり、設計および処理コストが上昇するにつれて、自動車業界のモデルやタイプの多さを考えればわかるように、小規模アプリケーションでは、最先端のテクノロジーノードで専用のSoCを開発することがより困難になる。機能とテクノロジーノードを異なるチップレットに分離すると、最先端プロセステクノロジーで巨大なチップを開発するよりもコスト効率が高く、スペースとパフォーマンスの面でメリットを得ることができるようになる。

また、モジュール方式は、マルチチップパッケージの複雑さとコストに対する解決策を提供するが、このパラダイムシフトは特定の技術的課題をもたらしている。サイズは1つの課題にすぎない。チップレット研究の大部分は、相互接続を小さくすることや、チップレットをいかにまとめるかといったさまざまなコンセプトの探求に費やされている。チップレットを積み重ねる場合、熱の問題と電力供給(背面電力供給ネットワークなどの新しいアーキテクチャによって対処)が重要になる。今後とも、異なるチップレット間の互換性と通信を保証するために、さらなる標準化の取り組みが必要である。

○参考文献