「Zen 5」Deep Diveレポート #1 - Zen 5コアとRyzen 9000シリーズ

一方のBack End側(Photo03)であるが、まずALUは8-wideとなり、ALU×6、MUL×3、Branch×3とAGU×4という、これもどこかで見た様な猛烈な構成になっている。Physical Registerも240entryと猛烈に大きくなっている。

一方FPU/Vector(Photo04)であるが、こちらはLion Coveよりもさらに強力な構成である。Lion CoveはClient向けにAVX512をサポートしない関係でか、256bitのSIMD演算を同時に4つ可能(ただし組み合わせても512bitにはならない)のだが、Zen 5では512bit演算×2と、それに加えてFPU用のLoad/Storeユニット(多分であるが、右端の2つの"StD/IntD"ユニットはLoad/Storeユニットと思われる)を搭載している。実はこれに絡む話で、Chips and CheeseのGeorge Cozma氏がAMDのMike Clark氏にインタビューしている動画(とそのTranscript)が公開されているのだが、この中で

George Cozma: Yep, and you can do two stores per cycle of any size.
Mike Clark: You can use two stores per cycle of any size.

という下りが最後の方に出てくる。ここで言う"any size"は128/256/512bit幅であることがこの直前で議論されており、つまり512bitのStoreを1cycleあたり2つ(合計128Byte)実行できることになる。これはALUの方には不必要な規模のStore能力であり、AVX512の利用時にのみ使われることになる。多分その辺りもあって、ALUとFPUでLoad/Storeユニットを別々に搭載したものと考えられる。

当然ここまで性能を強化すると、Cacheの側も強化する必要がある。ということで帯域を倍増した(Photo05)という話である。Zen 4では256bitのSIMD演算を同時に2つ(つまり64Bytes/cycle)処理できたから、倍増だと(先ほどのMike Clark氏の発言の様に)128Bytes/cycleの書き込みが可能になったものと考えられる。この帯域はなかなか驚異的であり、Consumer向けのCPUでこれが消費電力を大幅に増やすことなく可能になったというのは、なかなか大した偉業と思われる。