Ryzen 7 9800X3Dを試す - ゲーミングCPUの本命か？ 第2世代3D V-Cacheの威力を徹底検証

画像提供：マイナビニュース

●3D V-Cacheの構造考察 / CineBench R23 / CineBench R24
既報の通り、AMDは11月7日にRyzen 7 9800X3Dを$479で発売開始する。国内では11月15日に￥86,800(税込み)で発売予定となっている。今回は事前にこのRyzen 7 9800X3Dを評価する機会に恵まれたので、早速ご紹介したいと思う。
○3Dの構造は？

先のレポートにもあるが、Zen 5世代からはCCDの下に3D V-Cacheが搭載される格好になった。

それはいいのだが、その3D V-Cacheの構造が今一つ不明のままである。元々Zen 4までは、CCDのL3キャッシュだけをくり抜いた様なダイを2枚張り合わせて1枚にしたうえで、それをCCDの真上に積層。その両脇に熱伝導を行うインターポーザ(AMD用語ではStructual Silicon)を配して高さを揃える形にしていたが、これが理由で放熱特性が悪化しており、動作周波数や消費電力を高くできないという欠点があった。

そこでZen 5では追加のL3キャッシュのダイをCCDの下に配する形になる(Photo01)のだが、今度はCCDから本来パッケージに接続する信号をどうするか？ という問題が出てくる。実装方法としては3種類考えらる。つまり

(1) 64MB(つまり32MB×2)のL3と、CCDとパッケージを接続するTSVを搭載するMonolithicなダイをCCDの下に挟む(図1)
(2) 32MBのL3と、CCDとパッケージを接続するTSVを搭載するMonolithicなダイ×2をCCDの下に挟む(図2)
(3) Zen 4までと同様、32MB L3のダイを2枚積層したものを、Zen 5 CCDのL3の真下に配する。それとは別に、CCDとパッケージを接続するTSVを搭載したインターポーザを追加のL3の両脇に配する(図3)
である。

ただAMDの公開した動画(Photo01_add)を見ると、図3の案はなさそうであり、可能性としては図1か図2になる。コストが安いのは図1の案だが、これだと追加のL3のアクセスを行う際に水平方向の距離が加わるのでLatencyが大きく増えるという欠点がある。図2は垂直方向の距離だけ(Zen 4までの3D V-Cacheと同じ)で済むのでLatency増加は最小限だが、その代わり2枚のダイを張り合わせる手間が掛かる事になる。