PCテクノロジートレンド 2025 - プロセス編「TSMC」

まぁ最初だから仕方がないところではあるかと思うが。Blackwell Superchip場合、Blackwellのダイ(凡そ850平方mm)×2+HBM3E×8が一つのパッケージに入る。つまりダイだけで1700平方mm、HBM3(11mm×11mm)×8を加味すると2668平方mmほど。先程のスライドに出て来た、2023年の3.3倍の枠では収まりきらない。2026年のCoWoS-SならReticle Limitの5.5倍までいけるからギリ収まったと思うのだが、2023年の80mm角では無理で、それもあってCoWoS-Lを選んだものと思われる。

ちなみにこのCoWoS-Lの問題は解決したらしいのだが、今度は発熱過多(以前はGB200 NVL72は120KWの消費電力とされていたが、これが140KWに上方修正され、結果として冷却システムなどの再設計が必要になったらしい)でまた遅れており、製品の量産出荷は2025年に入ってからに後退したらしい。まぁこれは余談である。ただ結果としてTSMCはCoWoS-SだけでなくCoWoS-Lも実際に量産採用例が出来、またSoICやWoW(Wafer on Wafer)では今のところそれを提供できる唯一のベンダーとなっているという事もあり、この2.5D/3Dのパッケージ技術でも独占的な地位を築いている。

問題は生産能力である。2024年12月にロイターなどが報じた話は、TSMCのアリゾナ工場で製造したチップ(Blackwellがまさにここで製造されるらしい)であっても、そのPackagingに関しては一度台湾に戻す必要がある事を報じている。これは別に珍しい話ではなく、アリゾナは本当に前工程だけの製造になっているからだ。ただこれは逆に言えば台湾のパッケージ向けラインが逼迫しやすいという意味でもあり、特にSoICやWoWなどの先端的なものに関しては少なくとも2025年中に台湾以外の場所で可能になることはないだろう(CoWoS-Sに関しては、サイズが小さいものに関しては熊本のJAMSなどに移管される可能性が無いとは言えない)。結果、2025年もファブレスメーカーはTSMCの生産枠を取り合いながら量産を進めるという構図に変わりはないものと考えられる。
（大原雄介）