アルテラ、インテル14nmトライゲート・プロセスによるFPGAテクノロジをテスト・チップで実証、業界における画期的な成果を達成

PR TIMES / 2014年4月24日 10時23分

・14nm FPGAテスト・チップによって、業界最先端のプロセス技術でアルテラが得る性能、消費電力、および集積度の優位性を確認



 プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーであるアルテラ・コーポレーション(本社:米国カリフォルニア州サンノゼ、社長、CEO兼会長:ジョン・デイナ、日本法人:東京都新宿区、代表取締役社長:ハンス・チュアン、NASDAQ:ALTR 以下、アルテラ)は、米国時間4月23日 (日本時間:4月24日)、インテルの14nmトライゲート・プロセスを利用したFPGAテクノロジのデモンストレーションを発表しました。

 この14nmベースのFPGAテスト・チップには、Stratix(R) 10FPGA & SoCで使用されるトランシーバ、ミックスド・シグナルIP、およびデジタル・ロジックなどの主要IPコンポーネントが組み込まれています。アルテラとインテルは、インテルの世界水準のプロセス技術と、業界をリードするアルテラのプログラマブル・ロジック技術を活用した業界初のFPGAベース・デバイスの開発で協業しています。

 アルテラ・コーポレーション 研究開発担当シニア・バイスプレジデントのブラッド・ハウ(Brad Howe)は、「本日の発表は、アルテラおよび当社の顧客にとって重要な出来事となります。14nm トライゲート・シリコンで製造された当社のFPGAの重要な要素をテストすることで、設計プロセスの初期段階においてデバイス性能を評価し、当社の14nm 製品の市場投入を大きく加速させることが可能となります」と述べています。

 アルテラは、包括的なテスト・チップ・プログラムを活用し、革新的なプロセス技術および回路設計技法を使ったアルテラIPの性能を製品の設計完了前に評価することで、同社の全ての次世代製品ロールアウトにおけるリスクを回避します。Stratix 10 FPGA & SoCで使用される高速トランシーバ回路、デジタル・ロジック、およびハードIPブロックに関して、複数の14nmデバイスを使用し、非常に良好な結果を得ています。

 インテルは、同社の第2世代14nmトライゲート・プロセスによって、他社のFinFET技術と比べて、真のダイサイズの縮小を実現します。その結果、アルテラは同社の次世代FPGA & SoCにおいて、卓越した性能、消費電力、集積度、およびコスト上の優位性を実現することができます。

PR TIMES

トピックスRSS

ランキング