次世代CPU「Lunar Lake」でIntelが目指す“AI PC”とは？ 驚くべき進化点と見える弱点、その克服法

　Lunar Lakeのパッケージ上には、LPDDR5X-8500規格のメモリチップが直接スタックされている。総容量は最大32GBで、半分の16GBモデルも設定される見込みだ。

　メモリインターフェースは16bit×4チャンネルとのことで、64bitバス接続ということになる。メモリー帯域は毎秒68GB。Meteor Lakeでは毎秒120GB（LPDDR5X-7500メモリ利用時）だったので、速度的には約半分程度となる。

●Pコアでハイパースレッディング廃止　今後のCPUにも影響するか？

　Lunar LakeのComputeタイル（CPUコア）は、高性能コア（Pコア）が4基、高効率コアが4基の計8コア構成となる。第12世代以降のIntel CPUのノリで考えると、「ということは合計8コア12スレッドなのかな？」と思ってしまう。

　しかし、このLunar LakeではPコアがマルチスレッド動作（SMT）、Intel風にいうと「ハイパースレッディング」に対応していない。つまり8コア8スレッドのCPUということになる。

　「なぜハイパースレッディングを廃止してしまったの？」という疑問に対する詳細は、別の記事で解説したいと思っている。しかし、読者の皆さん的には関心が高いと思うので、本稿でも簡単に説明したいと思う。

　結論からいうと、「Pコアにおけるハイパースレッディング廃止」という方策は、「機能面での妥協」ではなく、「現状では引き出せる性能と消費電力のバランスを最適化しやすい」という理由から導き出された。

　つまり、微細化が進んだ現状までのプロセスノードにおいて、ハイパースレッディング機能を実装するために必要なトランジスタ数と、これらを動かすための消費電力、そしてハイパースレッディングによって得られるパフォーマンス向上率のバランスが割に合わなくなりつつあるのだ。

　CPUを始めとする各種プロセッサに「ある機能」を実装するためには、プロセッサダイにおいて、一定の面積を専有して、機能を実現するための「トランジスタロジック」を形成しなくてはならない。通常、その面積占有率はトランジスタの数と比例するため、消費電力の増大に直結する。

　特にハイパースレッディングの実装に当たっては、演算器のセットはCPU1基分でも、「レジスタファイル群」、命令実行用の「キューイングバッファ」や「スケジューリング機構」は2基分必要となる。これらがあるがゆえに、SRAMロジックの占有面積はどうしても大きくなってしまう。