PCテクノロジートレンド 2025 - プロセス編「Samsung」と「Intel」

さて次にIntel 18A。先に示した2024年9月4日のリリースの中で、既にIntel 18AのD0は0.4を切っている事が説明された。このD0とYieldに関しては、Gelsinger氏が解任後にも拘わらず例えば

speaking about yield as a % isn't appropriate. large die will have lower yield, smaller die - high yield percentage. Anyone using % yield as a metric for semiconductor health without defining die size, doesn't understand semiconductor yield. yields are represented as defect…— Pat Gelsinger (@PGelsinger) December 7, 2024

https://x.com/PGelsinger/status/1865438772013494730
(Yieldをパーセンテージで語る事は適切ではない。大きなダイはYieldが低く、小さなダイはYieldが高くなる。Die Sizeを定義せずにYieldを半導体の健全性の指標として使用する人は、半導体のYieldを理解していない。Defect Densityを利用すべきである)

などと説明しており、このD0の0.4未満という数字はこの時点の数字としてはかなり優秀である(実際10mm×10mmのダイであれば、Yieldは67.9%に達している)訳だが、それでもXeon 6の様な大きなダイを作ろうとすると、非常に厳しい事になる。ちなみに製造コストは当然不明だが、TSMCのN2が1枚3万ドルに達するらしいという話が出ており、そしてIntelは伝統的にTSMCよりも製造コストが高い(それを下げようとしてIFSを始めた訳だが...)。仮に3万ドルとしても、D0＝0.4だとするとE-Core Tileの製造原価は1個2000ドル、P-Core Tileは588ドル(ただしそれを3つ搭載するので1764ドル)になる計算だ。なるほど、CPUの値段が下がらないご時世になるのもわかる話である。

ちなみに256コアのGen 5 EPYCで同じ計算をやると、CCDのYieldは76.1%、CCD 1個あたりは46ドル。それを16個搭載するので製造原価は736ドルほどに収まる計算になる。いかにダイサイズを小型化するか、がこうしたウェハコストの嵩む先端プロセスでは重要なのがお判りかと思う。