東北大、半導体とスピン素子による融合型確率論的コンピュータの性能を実証

画像提供：マイナビニュース

東北大学は4月5日、既存半導体と、自然の熱で確率的に抵抗が変化するスピントロニクス(スピン)素子をハイブリッド化することで、確率的なアルゴリズムの実行に適し、なおかつ製造容易性にも優れる"近未来版"の「確率論的(P)コンピュータ」(以下、「近未来版」と省略)を開発してその動作を検証し、スピン素子が生成する物理乱数で「疑似乱数」生成半導体回路を駆動することで、優れた計算性能が得られることを確認したと発表した。

また、多数のスピン素子で構成される"最終形態"Pコンピュータ(以下、「最終形態」と省略)では、現行の半導体回路で確率的な計算を行う場合と比べ、4桁程度の小面積化と3桁程度の省エネ化を実現できることも明らかにしたと併せて発表された。

同成果は、東北大 電気通信研究所の小林奎斗大学院生(研究当時)、同・深見俊輔教授らの国際共同研究チームによるもの。詳細は、英オンライン科学誌「Nature Communications」に掲載された。

複雑なプロセスが生み出す結果の予測や、結果のもととなった原因の推定、組合わせ最適化、特徴の抽出、自然現象のシミュレーションなど、複雑性の高い計算タスクを処理するためのソフトウェア技術としては、確率的なアルゴリズムが有用だとされている。しかし、それを動作させるための現在のハードウェアは、決定論的に動作する半導体回路である。同回路は予測不能な乱数の生成を苦手としており、結果として大きな回路面積と消費エネルギーを必要としてしまっている。

そうした中、確率的なアルゴリズムを効率的に実行できるハードとして期待されているのがPコンピュータ。同コンピュータは、短時間で0と1の信号を確率的に出力し、かつ各ビットを電気的に相関させられる情報処理の基本単位である「確率(P)ビット」を用いて演算を行う。なお、0と1の重ね合わせ状態を持ち、なおかつビット間でのもつれあい(相関状態)を形成できる量子ビットを用いる量子コンピュータとは本質的に異なるが、一定の類似性もある。またPコンピュータは比較的少ない開発コストで製造が可能とされ、現行の半導体回路の計算性能向上を可能とし、かつエネルギー効率を高めるハード技術の開発・実証が待ち望まれていたという。

そこで研究チームは今回、計算性能、小面積性(≒大規模化容易性)、エネルギー効率に優れ、なおかつ現在の半導体回路に少数のスピン素子を融合させていることから比較的容易な製造が見込まれる近未来版を開発し、その動作を実証することにしたとする。