ザイリンクス、高帯域幅アプリケーション設計の生産性を大幅に向上させる Kintex-7 FPGA コネクティビティ キットをリリース

PR TIMES / 2012年8月10日 11時28分



ザイリンクス、高帯域幅アプリケーション設計の生産性を大幅に向上させる Kintex-7 FPGA コネクティビティ キットをリリース


統合された検証済み IP を活用して開発時間を短縮、かつ BOM コストを削減しながら、将来の規格にも対応する高速シリアル デザインを作成


ザイリンクス社(本社 : 米国カリフォルニア州サンノゼ、NASDAQ : XLNX)は、さまざまな高帯域幅アプリケーション向けの高度なシリアル I/O デザインの作成をサポートする Kintex(TM)-7 FPGA コネクティビティ キットのリリースを発表した。この Kintex-7 FPGA コネクティビティ キットには、完全に検証済みのリファレンス デザインが同梱されており、これを活用することで設計者の生産性を大幅に向上させることができる。リファレンス デザインは、PCIe(R) ソリューションに DDR3 サブシステムを統合するもので、HDL とソフトウェア スタックすべてを含む形で提供されている。

ザイリンクスのマーケティング ディレクターであるラジ シーラム (Raj Seelam) は、「Kintex-7 FPGA コネクティビティ キットでは、従来であれば設計者自らが行っていた作業を大きく軽減するターゲット リファレンス デザインを提供することで、設計者の生産性向上を可能にし、設計者はカスタム アプリケーションの構築と最適化に一層注力することができるようになります。高度に最適化されたこのリファレンス デザインは、量産システムで使
用することも、検証済みのベース デザインとして用いてカスタマイズすることもでき、いずれの場合も開発期間を著しく短縮します」と述べている。

20Gb/s をサポートするターゲット リファレンス デザイン (TRD) を含むKintex-7 FPGA コネクティビティ キットは、アプリケーションの迅速な開発をサポートする、包括的ですぐに使用可能な設計環境を提供する。この TRD は、Kintex-7 デバイスの 12.5Gb/s GTX トランシーバーおよび PCIe x8 Gen2 ハード ブロックに Northwest Logic 社の高性能な 10G DMA IP コア、10GBASE-R PHY インターフェイスを使用する 2 つの 10G イーサネット リンク、外部の DDR3 メモリと接続する仮想 FIFO メモリ コントローラーを統合し、AMBA(R) AXI4 (Advanced eXtensible Interface 4)
規格をサポートする。

  • 前のページ
    • 1
    • 2
  • 次のページ
PR TIMES

トピックスRSS

ランキング