アルテラとMathWorks、アルテラ製SoC向けの統合モデルベース・デザイン・ワークフローを提供

PR TIMES / 2014年11月6日 15時44分

アルテラSoCデバイスの、ハードウェアとCコードの統合を自動化する新たなワークフロー

プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーであるアルテラ・コーポレーション(本社:米国カリフォルニア州サンノゼ、社長、CEO兼会長:ジョン・デイナ、日本法人:東京都新宿区、代表取締役社長:ハンス・チュアン、NASDAQ:ALTR 以下、アルテラ)は、米国時間11月5日 (日本時間:11月6日)、MathWorks社から提供される業界標準ワークフローを使用した、アルテラのARMベースSoCのプログラミングを新たにサポートすることを発表しました。

MathWorks社から提供されるRelease 2014bには、自動化され、高度に統合され、アルテラのSoC向けに最適化されたモデルベースのデザイン・ワークフローが含まれています。設計者は、このフローを使用することで、高度なプログラミング環境を維持して、開発期間を何週間も短縮することができます。

MathWorks社のシグナル・プロセッシング・アプリケーション担当シニア・ストラテジストのケン・カルノフスキー(Ken Karnofsky)氏は、「本日の発表は、アルテラとのパートナーシップが大きく拡張し、顧客がアルテラのSoCが提供する性能およびシステム・レベルの利点を迅速にかつ容易に活用できるようになったことを示しています。これにより、エンジニアはMATLAB(R)およびSimulink(R)による高度に自動化されたSoCワークフローを利用して、アルゴリズムのモデリング、システム・テスト・ベンチによるシミュレーション、ハードウェアおよびソフトウェア・サブシステムへのパーティショニング、CおよびHDLコードの生成、およびアルテラ・デザイン・ツールおよび開発キットを使ったプロトタイピングを行えるようになりました」と述べています。

高度に統合されたハードウェア/ソフトウェアのワークフローにより、プログラマはアルテラのSoC FPGAに統合されたFPGAとARMプロセッサの両方をターゲットにしたアルゴリズムをシミュレート、プロトタイピング、検証、および実装することができます。このデザイン・フローは、FPGA、プロセッサ・システム、およびソフトウェア・ドライバとのインターフェースを自動的に生成します。アルテラ製SoCをターゲットにしたサポートは、HDL Coder(TM)とEmbedded Coder(R)ツールの2つのMathWorksコード生成製品より提供されます。エンジニアは単一の開発環境を使って、HDL CoderでカスタムIPコアを生成してSoCのプログラマブル・ロジック部分を構成する一方、Embeded CoderはARMベースのハード・プロセッサ・システム上で動作するC/C++コードを生成するために使用します。

  • 前のページ
    • 1
    • 2
  • 次のページ
PR TIMES

トピックスRSS

ランキング