TSMC、2nmの先となる微細プロセス「A16」や新規実装技術などの次世代技術を発表

マイナビニュース / 2024年5月1日 16時43分

画像提供：マイナビニュース

TSMCは4月24日、米国カリフォルニア州サンタクララで「North America Technology Symposium」を開催し、2026年の生産に向けて裏面パワーレール(裏面電源供給)を備えたナノシートトランジスタ(Gate-All-Around FET)を特徴とする「TSMC A16テクノロジー」を発表した。

これまで同社は各プロセスの名称をN+数値と表記してきたが、今回から「N1.6」とはせず「A16」とオングストロームのAと数値へと呼称を変更した模様で、Samsung Electronicsが2027年に量産開始を予定している「SF1.4」やIntelが2026年に市場投入を予定している「Intel 14A」と競合することになる。

また、同シンポジウムにて同社はハイパースケーラーデータセンターの将来のAI要件に対応可能な高性能パフォーマンスをウェハレベルにてもたらすソリューション「System on Wafer(TSMC-SoW)」やデータ伝送量の爆発的な増加を支援する独自のシリコンフォトニクス(光電融合)技術「COUPE」なども発表している。
TSMC A16テクノロジー

同社は現在、3nmプロセスの拡張版である「N3E」の量産を進めており、2025年後半には2mnプロセス「N2」の生産開始を予定している。A16は、その先のプロセスとして位置付けられるもので、2026年の生産に向けて同社のスーパーパワーレール(裏面電源供給)アーキテクチャとGAA FETが組み合わされる予定である。

裏面電源供給技術により、フロントサイドの配線リソースを信号専用にすることができ、ロジック密度とパフォーマンスが向上するため、複雑な信号処理と高密度の電力供給ネットワークが必要なHPCなどに最適だと同社では説明しており、同社のN2Pプロセスと比較して同じVdd(電源電圧)で8～10％の速度向上、同じ速度で15～20％の電力削減、データセンター製品のチップ密度の最大1.10倍の向上を実現するとしている。

また同社ではA16については高価な高NA EUV露光装置は採用しないとしており、まずはAIデータセンターなどスマートフォン(スマホ)以外の顧客が採用する可能性があるとしている。

ナノシートトランジスタに向けた新技術「TSMC NanoFlex」

TSMCの次期N2テクノロジーには、設計・テクノロジーの同時最適化における次世代技術となる「TSMC NanoFlex 」が採用されるという。この技術は、チップ設計の基本構成要素であるN2標準セルの柔軟性を設計者に提供する。ショートセルは狭い面積と優れた電力効率を強調し、トールセルはパフォーマンスを最大化する。顧客は、同じ設計ブロック内のショートセルとトールセルの組み合わせを最適化し、アプリケーションに最適な電力、性能、面積のトレードオフを達成するように設計を調整できるようになるという。